基于延遲的雙軌預(yù)充邏輯輸入轉(zhuǎn)換器專利登記公告

專利名稱：基于延遲的雙軌預(yù)充邏輯輸入轉(zhuǎn)換器

摘要：本發(fā)明涉及集成電路技術(shù)領(lǐng)域，公開(kāi)了一種基于延遲的雙軌預(yù)充邏輯輸入轉(zhuǎn)換器，其在傳統(tǒng)動(dòng)態(tài)反相器電路的基礎(chǔ)上增加了4個(gè)分別由時(shí)鐘信號(hào)CLK和時(shí)鐘的延遲Δ得到的信號(hào)CKD控制的PMOS管，用來(lái)在求值階段到來(lái)Δ時(shí)間后，對(duì)節(jié)點(diǎn)M和N進(jìn)行充電。也就是說(shuō)，在時(shí)鐘低電平剛到時(shí)，M和N會(huì)根據(jù)數(shù)據(jù)信號(hào)A的不同，其中一個(gè)被充電到高電平。而經(jīng)過(guò)Δ時(shí)間之后，M和N都會(huì)被充電到高電平，進(jìn)而實(shí)現(xiàn)CMOS-to-DDPL轉(zhuǎn)換器的功能。該電路相比現(xiàn)有轉(zhuǎn)換器，不僅結(jié)構(gòu)更加簡(jiǎn)單，而且不存在競(jìng)爭(zhēng)電流，功耗更低，同時(shí)求值路徑短，轉(zhuǎn)換速度也會(huì)更快。

專利類型：發(fā)明專利

專利號(hào)：CN201210180533.3

專利申請(qǐng)（專利權(quán)）人：北京大學(xué)

專利發(fā)明（設(shè)計(jì)）人：賈嵩;李夏禹;劉俐敏

主權(quán)項(xiàng)：一種基于延遲的雙軌預(yù)充邏輯輸入轉(zhuǎn)換器，其特征在于，包括7個(gè)PMOS管P1～P7，2個(gè)NMOS管N1～N2，以及2個(gè)反相器F1～F2，其中，P1的一端與P4的一端連接，P4的第二端與反相器F1的一端連接，所述反相器F1的一端還與N1的一端連接，所述N1的一端還與P6的一端連接，P6的第二端與P2的一端連接，所述P2的一端還與P7的一端連接，P7的第二端與N2的一端連接，所述N2的一端還與F2的一端連接，所述F2的一端還與P5的一端連接，P5的第二端與P3的一端連接，且P1～P3由時(shí)鐘信號(hào)CLK控制，P4～P

專利地區(qū)：北京