利用CPLD實(shí)現(xiàn)DSP中斷復(fù)用的裝置專利登記公告

專利名稱：利用CPLD實(shí)現(xiàn)DSP中斷復(fù)用的裝置

摘要：本發(fā)明涉及DSP芯片的中斷引腳復(fù)用技術(shù)，具體是一種利用CPLD實(shí)現(xiàn)DSP中斷復(fù)用的裝置。本發(fā)明解決了現(xiàn)有DSP芯片的中斷引腳復(fù)用技術(shù)無法及時(shí)處理實(shí)時(shí)性要求較高的外部中斷、以及實(shí)時(shí)性差的問題。利用CPLD實(shí)現(xiàn)DSP中斷復(fù)用的裝置包括CPLD電路；所述CPLD電路包括D觸發(fā)器、計(jì)數(shù)器、分頻器、第一-第二與門、以及第一-第三非門；其中，第一與門的兩個(gè)輸入端分別構(gòu)成CPLD電路的第一信號(hào)輸入端和第二信號(hào)輸入端；第一與門的輸出端連接第一非門的輸入端；第一非門的輸出端連接D觸發(fā)器的時(shí)鐘輸入端。本發(fā)明適用于處理實(shí)時(shí)性要

專利類型：發(fā)明專利

專利號(hào)：CN201210162000.2

專利申請（專利權(quán)）人：永濟(jì)新時(shí)速電機(jī)電器有限責(zé)任公司

專利發(fā)明（設(shè)計(jì)）人：趙安定

主權(quán)項(xiàng)：一種利用CPLD實(shí)現(xiàn)DSP中斷復(fù)用的裝置，其特征在于：包括CPLD電路；所述CPLD電路包括D觸發(fā)器（T1）、計(jì)數(shù)器（T2）、分頻器（T3）、第一?第二與門（D1?D2）、以及第一?第三非門（K1?K3）；其中，第一與門（D1）的兩個(gè)輸入端分別構(gòu)成CPLD電路的第一信號(hào)輸入端（INPUT1）和第二信號(hào)輸入端（INPUT2）；第一與門（D1）的輸出端連接第一非門（K1）的輸入端；第一非門（K1）的輸出端連接D觸發(fā)器（T1）的時(shí)鐘輸入端；D觸發(fā)器（T1）的輸出端連接第二非門（K2）的輸入端；第二非門（K2）的

專利地區(qū)：山西