并行搜索的檢錯糾錯方法和電路專利登記公告
專利名稱：并行搜索的檢錯糾錯方法和電路
摘要：本發(fā)明公開了一種不增加并行求解電路開銷的情況下，就可以提高糾錯速度的并行搜索的檢錯糾錯方法和電路。調(diào)整并聯(lián)電路中乘法器與加法器的拓?fù)潢P(guān)系，關(guān)鍵路徑變成了一級乘法器和一級加法器，在電路開銷方面較之普通方法沒有增加的情況下，時序得到了明顯的優(yōu)化。在110nm工藝16位并行輸出的情況下，能夠?qū)崿F(xiàn)266MHz的工作頻率，進(jìn)而實現(xiàn)了高速并行的目的。再者，依據(jù)本發(fā)明的所述方法和電路不會產(chǎn)生乘法器多級級聯(lián)，拓?fù)浣Y(jié)構(gòu)更加簡化。
專利類型：發(fā)明專利
專利號：CN201210151560.8
專利申請（專利權(quán)）人：山東華芯半導(dǎo)體有限公司
專利發(fā)明（設(shè)計）人：陸崇心;張洪柳;高美洲;王運哲;劉大銪
主權(quán)項：一種并行搜索的檢錯糾錯方法，其特征在于，在大于等于2的p級并行求解電路中，針對待糾錯的碼塊，通過BM迭代獲得項數(shù)為t的錯誤位置多項式的系數(shù)，進(jìn)而將該系數(shù)與錯誤位置多項式對應(yīng)的第p位的糾錯方程的初始根相乘得到的積作為初始值寫入對應(yīng)位置的寄存器中；在每一個時鐘周期內(nèi)，每一位置的所述積與并行的p個糾錯方程的同位置系數(shù)相乘，形成糾錯方程的項；然后計算每個糾錯方程所有t項的和，根據(jù)和的結(jié)果判斷碼塊的p個位置中的有效的錯誤位置；同時，獲得的第p位的各項作為更新的積對應(yīng)存入各位置的所述寄存器，用作下次運算的系數(shù)，直至遍
專利地區(qū)：山東
關(guān)于上述專利公告申明 : 上述專利公告轉(zhuǎn)載自國家知識產(chǎn)權(quán)局網(wǎng)站專利公告欄目，不代表該專利由我公司代理取得，上述專利權(quán)利屬于專利權(quán)人，未經(jīng)（專利權(quán)人）許可，擅自商用是侵權(quán)行為。如您希望使用該專利，請搜索專利權(quán)人聯(lián)系方式，獲得專利權(quán)人的授權(quán)許可。