多通道前向時鐘高速串行接口的正交時鐘產生電路專利登記公告
專利名稱：多通道前向時鐘高速串行接口的正交時鐘產生電路
摘要：本發(fā)明公開了電路設計和數(shù)據(jù)傳輸技術領域中的一種多通道前向時鐘高速串行接口的正交時鐘產生電路。包括延遲線電路、第一相位平均電路、第二相位平均電路、第一緩沖器和第二緩沖器；延遲線電路用于產生等相位差的第一相時鐘、第二相時鐘、第三相時鐘和第四相時鐘；第一相位平均電路用于輸入同相的第二相時鐘和同相的第三相時鐘，其輸出時鐘的相位為第二和第三相時鐘的相位的均值；第二相位平均電路用于輸入反相的第一相時鐘和同相的第四相時鐘，其輸出時鐘的相位為第一相時鐘反相相位和第四相時鐘的相位的均值；第一和第二緩沖器分別用于輸入第一和第
專利類型：發(fā)明專利
專利號：CN201210130284.7
專利申請（專利權）人：清華大學
專利發(fā)明（設計）人：黃柯;王自強;鄭旭強;李福樂;馬軒;俞坤治;張春;王志華
主權項：一種多通道前向時鐘高速串行接口的正交時鐘產生電路，其特征是所述正交時鐘產生電路包括延遲線電路、第一相位平均電路、第二相位平均電路、第一緩沖器和第二緩沖器；所述延遲線電路用于在參考時鐘通過時產生等相位差的四相時鐘，所述等相位差的四相時鐘分別為第一相時鐘CK1、第二相時鐘CK2、第三相時鐘CK3和第四相時鐘CK4；所述延遲線電路包括至少4個延時單元，每個延時單元具有相等的延時；所述第一相位平均電路包括第一差分輸入端、第二差分輸入端和差分輸出端；第一相位平均電路的第一差分輸入端用于輸入同相的第二相時鐘CK2，第
專利地區(qū)：北京
關于上述專利公告申明 : 上述專利公告轉載自國家知識產權局網站專利公告欄目，不代表該專利由我公司代理取得，上述專利權利屬于專利權人，未經（專利權人）許可，擅自商用是侵權行為。如您希望使用該專利，請搜索專利權人聯(lián)系方式，獲得專利權人的授權許可。